Blog of George Lin

Thinking will not overcome fear but action will.
You Are the No. Visitor!

CDC

CDC

亚稳态 亚稳态即电路正常工作时，信号值不是稳定的0或1（最关键的是，在“信号被采样”时，不是稳定的0或1） 跨时钟域情形下，亚稳态是不能避免的，但是其影响可以被尽可能消除。 两种跨时钟域同步的情形（CLKA –> CLKB） 对于某些跨时钟域信号，仅需要保证时钟域B采到的值准确，不需要保证采到时钟域A的每个值 比如异步FIFO中的格雷码计数器，可以采...

Posted by George Lin on May 12, 2025

RDMA

RDMA

什么是DMA DMA全称为Direct Memory Access，即直接内存访问。意思是外设对内存的读写过程可以不用CPU参与而直接进行。我们先来看一下没有DMA的时候： 无DMA控制器时I/O设备和内存间的数据路径 假设I/O设备为一个普通网卡，为了从内存拿到需要发送的数据，然后组装数据包发送到物理链路上，网卡需要通过总线告知CPU自己的数据请求。然后CPU将会把内存缓冲区中的...

Posted by George Lin on May 7, 2025

UCIe_report

UCIe_report

Chiplet互联协议浅析——以UCIe为例 Chiplet概述 Chiplet现有互联协议概述 AIB （Advanced Interface Bus） ​ AIB由Intel在2018年提出，是较早的Chiplet互联规范。与PCIe通过复杂的控制电路不断提升钟频、在芯片间用数量很少的物理连线实现数据的高速传输不同，AIB反其道而行之，借助于高密度封装技术，在芯片间使用数以...

Posted by George Lin on May 5, 2025

PCIe

PCIe

http://blog.chinaaet.com/justlxy/p/5100053251 PCI总线基本概念 PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它曾经是个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。目前该总线已经逐渐被PCI Express总线所取代。 PCI即Peripheral Compone...

Posted by George Lin on May 5, 2025

paper reading

假作真时真亦假，无为有处有还无

Data Bus Inversion （DBI） in High-Speed Memory Applications 作者：Timothy M. Hollis，美光存储 要点：分析DBI-AC和DBI-DC两种编码方法（用以降低并行线高速传输功耗）的各方面表现，提出融合上述两种编码方法的DBI-AC/DC编码方法 DBI-AC编码 并行线传输前，统计本笔传输和上一笔传输之间翻转的信号...

Posted by George Lin on May 5, 2025

gem5 Ruby

gem5 Ruby

TBE(Transaction Buffer Entry) 在缓存一致性协议中，TBE (Transaction Buffer Entry) 是处理“中间状态”的关键。 简单来说，TBE 就像是缓存控制器的“便签纸”或“事务记录本”。 当缓存块处于稳定状态（如 M、S 或 I）时，信息存在 CacheMemory 里；但当缓存块处于过渡状态（Transient State，比如从 I ...

Posted by George Lin on January 13, 2025

Discrete Math

Discrete Math

第14章 图 （度为偶数的画环，度为奇数的画环之后，剩下的两两配对连线） 点连通度小于等于边连通度小于等于最小度 其实很简单，沿着边轮流标号1，2，1，2，1，2…，最后每...

Posted by George Lin on November 27, 2024

DC Synthesis

DC Synthesis

服务器DC综合命令 ilaunch -l dc_shell dc_shell -f xxxx.tcl DC综合过程 Translate: 将 RTL 级描述转化为 GTECH 库元件组成的逻辑电路。GTECH 是 DC 内部统一使用的独立于工艺库的通用元件库。（Generic Boolean） Optimization :是将门级网表按设计者的约束进行优化，以满足时序、面积等...

Posted by George Lin on November 27, 2024

FEATURED TAGS
Synthesis cmodel Interconnect AMBA SoC Language blog NoC
ABOUT ME

物格而后知至，知至而后意诚

✉️ xuandalin@163.com